谁首席cadence啊？层次原理图的问题
时间：12-12
整理：3721RD
点击：
尝试画个层次原理图，很简单，就几个电阻一连，可以画完了DRC的时候总是报错：
Checking Misleading Tap connection
ERROR [DRC0039] Tap may not be connected with the bus Check Entire net. DD1: SCHEMATIC1, top (3.55, 2.30)
Block Pin名DD[1..4],bus 名 DD[1..4],net alias,DD1,DD2,DD3,DD4.
为啥报错呢？
如果把根图中总线上的net alias拿掉，倒是不报错，改警告了：
WARNING [DRC0030] Bus width is not matching with the port Width block1,DD[1..4]: SCHEMATIC1, top (2.45, 2.30)
Checking Misleading Tap connection
ERROR [DRC0039] Tap may not be connected with the bus Check Entire net. DD1: SCHEMATIC1, top (3.55, 2.30)
Block Pin名DD[1..4],bus 名 DD[1..4],net alias,DD1,DD2,DD3,DD4.
为啥报错呢？
如果把根图中总线上的net alias拿掉，倒是不报错，改警告了：
WARNING [DRC0030] Bus width is not matching with the port Width block1,DD[1..4]: SCHEMATIC1, top (2.45, 2.30)
1.出页符
2.dd[1]