DDR内存控制器的 SDRAM Drive Strength

今天看到一个芯片的demo设计原理图，很是费解！通常情况下，DDR颗粒需要对所有的数据
线、地址线、控制线通过电阻上拉到VTT，然后数据线上要串接一个电阻。但是我看到demo
设计原理图上这些个串接电阻和上拉到VTT的都没有去做，但是demo板也工作很正常，不过
板子的DDR数据是266，即时钟是133MHz。
后仔细看了芯片的说明书，在DDR接口上有一个特征叫做 SDRAM Drive Strength，默认芯
片开启了这个特征。难道是因为这个的原因不要加那些个串接和上拉电阻吗？
多谢指教！

ddr?ddr2?ddr3?好像我们以前DDR2什么都不接。

这个是有线距和片子数量的限制的，可仿真得出。
多见于有成本要求，颗粒数量少的应用。
这个只是对回读的。

那个是对ddr的信号的匹配 按ddr的规范做比较稳妥一些