微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 差分走线的阻抗问题

差分走线的阻抗问题

时间:12-12 整理:3721RD 点击:
    大家好。现在我设计中遇到一个问题,请教一下,先谢了。
    关于差分走线和单端走线的阻抗,是不是一对差分走线的阻抗应该是单端走线的2倍呢?例如,差分走线的阻抗设计成100欧姆,单端设计成50欧姆,这样就匹配了。不过,请看一下我的附件,里面用到单端-差分转换器件是1522B1,里面画的图和参数表中提到,单端(unbalanced)阻抗是50欧姆,差分(balanced)阻抗也是50欧姆。因此感觉很迷惑。第一种理解是:如果是说两根差分走线由于并联关系是50欧姆,单根是100欧姆的话,感觉就说通了。第二种理解是:如果数据手册中的意思是单根差分是50欧姆,那么一对差分走线的阻抗不就是25欧姆了么?
    PCB制版商说,一般差分走线没有设计成50欧姆的。是不是应该按照第一种理解呢?这个数据手册太令人迷惑了。
    能解答一下吗?谢谢了

 hhm.pdf

阻抗也要有参考物,差分阻抗说的是俩条差分线间,单端阻抗说的是信号对地阻抗!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top