微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > spectreVerilog仿真问题

spectreVerilog仿真问题

时间:10-02 整理:3721RD 点击:
在做模数混仿时候出现如下问题,数字部分是全verilog代码,模拟部分是晶体管级的电路,混合仿真的时候用spectreVerilog,做这个混合的仿真需要装另外的工具吗?比如ius?希望高手帮忙啊!
*USRERR: Selected context view string 'functional'
offers no suitable view for inst I5 referencing placed master Test.TOP.symbol
in cell Module test, lib Test, view schematic, configViewString $default.
Please check HDB configuration or library setup.
*Error* Failed to partition the design.
     ...unsuccessful.
Error (ADE-3010): Cannot create and partition the design.
Error (ADE-3010): There are errors in the designs. Fix these before netlisting.
     ...unsuccessful. "

需要IUS

安装IUS后,需要配置和环境变量,在仿真时候还需要一些特殊的操作技巧,可以看看user guide!



   文件没有更新?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top