请大家说说ADPLL的设计难点在什么地方

DTC and DCO

要用數位訊號近似類比訊號
一定會遇到解析度的問題

期待更多答案

TDC,DCO

hhhhhhhhhhhhhhhhhhhhhhhhhh

TDC,DCO

环路参数的设计

PLL本身就是一个系统，属于模拟模块的最高层次了。精度实现很难

DCO设计有比较成熟的理论，如何降低或消除TDC的非线性对相位噪声的影响现在是一个难点。刚学习，请赐教。

TDC和环路带宽控制

正在学习中。

系统级：如何快速准确的建模，DCO的模型比较准确了，但是不同种类的TDC噪声模型还不成熟；
电路级：提高TDC的精度、降低DCO的相位噪声。
个人觉得，ADPLL和PLL系统级具有统一的环路特性，只是ADPLL的噪声主要由TDC和DCO贡献。

感觉TDC的精度和线性度确实是个瓶颈啊

DTC and DCO

The challenge with DCO design is mainly with the fine tuning bank. There are several conflicting requirements. It needs to provide a high frequency resolution to minimize frequency quantization errors. This can make it difficult to cover enough frequency range to cope with issues such as temperature drift and supply push. Also, linearity would also be an issue with the small devices as required for high frequency resolution.

   可否请教您一下关于DLF控制DCO，一直没有搞清楚！我的DLF出来是24bits，但是模拟那边说DCO是6+7+7的结构，就是粗6+中7+细7！
现在不知道过去怎么控制,烦请指点一二