32.768KHz的时钟设计中tb怎么写啊？
时间：10-02
整理：3721RD
点击：
如题，verilog设计中用到32.768Khz的时钟，经过分配可以得到1Hz的时钟，但是tb中怎么产生这样的时钟啊?求大神指教
分频后，打错了
感谢分享 tks