微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 如何解决silvaco mixedmode仿真不收敛

如何解决silvaco mixedmode仿真不收敛

时间:10-02 整理:3721RD 点击:
Warning : Solution does not converge to given accuracy.  
Taking smaller bias step.  Bias step reduced 1 time(s).  
Error:  Unable to trap bias. 谁能解决

同求解答,谢谢

试试把仿真中的关键区域的网格打的更细些,比如说反偏PN结处、栅极下方的沟道等等,当然网格不能太细了,否则就会跑的灰常慢。
还有采用合适的模型,重设仿真的初始值,采用更小的步长。
我仿真的时候也经常碰到不收敛的状况,用上述方式大部分都能解决收敛问题



    谢谢啦


还可以提高 method  的maxtraps 参数,由10改成15 或20
如果是网格的因素,可以将Athena产生的结构,导入devedit
go athena
.....
struct  outf=abc.str
go devedit
将网格用1) 基本网格;2)参杂的梯度; 3) 细部画分 (第三种Linux版才支持) 重新建立网格。
参照其例子,命令就几行
go atlas
这样就可以1)加强收敛速度 2) 提高运算速度

个开源硬件项目:WiFi controller

网格 步长 模型 都要改改

三楼正解,网格是关键

解决了没?我也遇到了这个问题,求教~



我在模拟UIS 也遇到了这个问题, 请问如何增加迭代次数 或者 修改网格



   你现在解决没阿



   你好  我是silvaco软件的初学者  希望能够求教,我做的是APD(雪崩光电二极管)对微弱光(红外\近红外光)的探测,谢谢,如果方便请加我QQ:1183758651   谢谢了

小编,可不可以请教一些silvaco编程的知识呢,生长Ge组分渐变的SiGe层在athena仿真中应该如何编程呢?从Ge含量为0%增长到15%,Ge生长速率为10%-Ge um^(-1),拜托大神了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top