RTC温补晶振，晶振频率校正，电容校正频率误差。
2.为弥补误差，采取模拟校正，即增加负载电容的方式，通过温度ADC改变负载电容大小，来改变晶振输出频率
3.疑问：
a)。 流片时，电容存在失配，假若单位电容为9fF，1%的失配，可能导致晶振频率5ppm的偏差。在这里，这个失配如何考虑?难道是一个芯片测一次，根据实际的电容值，写补偿代码?是不是太麻烦了?请求有效的解决方案
b)。晶振曲率、拐点温度偏差。如果不单独测试，该如何降低这两者的影响。
谢谢！
顶一个，同问答案，求解答。
不确定你的温度补偿spec， it's impossible to get couple of ppm accuracy due to nonlinear curve and different characteristics of each crystal. Above is based on my experience on 2G DCXO.
You can build cap array with the oscillator, and can always perform open loop calibration of the cap array in production test
请问 ：wanglscool 你是在做RTC芯片吗 ?
是的。采用的电容阵列补偿的方式。但现在电容工艺偏差有点大，想采取措施，但又不知别的公司是如何实现的。似乎都没有提到这个问题。
你也在做?
ppm的频率误差，仿真也很难吧
XTAL 已經很準了吧 ..
目前做 asic 一般內部 r+c 我測過 -40 ~150 頻率會差到 2% 多 ..相當大
但是 好像做太複雜 會浪費太多電路 ..
不知道 不使用 xtal 晶振频率
能準 ?
另外 因為你們說 rtc 晶振频率 隨溫度變 ..那表示你得先做出溫度判斷很靈敏電路
但一般不是使用 bipolar 去做 ?
有更好得判斷方式 ?
仿真没有做这个ppm的测量，是在layout之后，才会改变温度测量这个东西。
仿真没有做这个ppm的测量，是在layout之后，才会改变温度测量这个东西。
补偿电容的偏差有做过吗?该怎么考虑?或者说，芯片封装完成后，补偿电容阵列实际值会与前期版图画的电容值有所差别，这时候如何计算实际的电容值?
或者，该怎样补偿这个温度——频率偏差曲线。
一般 會靠 simulation ..但是 目前工藝
PIP or MIM 只有 typical model
跟本沒有 corner model
而且 到底 temp 到底準不準 ? 我們碰過 model sim 和 silicon 出來是差異不小
特別是 Bandgap circuit ..
同電路 前一批和後一批就不同 .
wanglscool:
电容误差是肯定有的， 要想做的精度高，必须在流片后进行调节的！
调节的方案有吗?我设计了一个方案，但经过讨论之后，有缺陷！很纠结。
这个产品很难做的，建议不要做了。电容的偏差是肯定有的，所以每个芯片都要测试校准。
这是我们现在的一个项目。爱普生做出来了，国内的一家公司好像也做出来了。所以也想搞，如果毁约，显然不现实。
learning ！
显然是需要每个芯片都进行FT测试的