锁相环仿真环路带宽求助！

各位大大，最近我在做pll，看到有环路带宽这个参数，具体仿真的时候是怎么仿出来的啊?是用AC仿真?那仿的时候是整体跑呢还是单独拿出来环路滤波器跑呢?希望大大解释的时候能详细一点，小生在此先谢过了！

自己顶，是不是问题太幼稚了啊，大家都不愿意回答

是用什么软件仿真?应该在每个软件的仿真手册中有说吧

ppsim simulatei

用MultiSim仿真看看
说具体些，可以吗

飘过
谢谢 小编

锁相环环路特性的正确模拟方法是应该在相位域或者频率域做的，要把每个模块的线性化参数用Verilog-A写出来，做AC仿真就可以了。那些模块的线性化Verilog-A模型在很多模型库里面都有模版，可以拿来参考利用。

1/10 zuoyou, for reference frequency .

for reference frequency .

很好的东西，谢谢小编

什么是参考频率呢

    就是从晶振过来的频率

谢谢分享

cadence 也可以。
很多教程

要多方面嘗試

环路带宽 通常是指闭环情况下的-3db带宽

用ac仿真，可以用e-source。从pfd到vco是phase --〉current --〉Voltage ——〉integrator *kvco。那么可以用压控源做，vccs --〉current --〉voltage -->vccs -->capacitor (integrator) --> vcvs