时钟及时钟buffer的设计

现在，调试电路板的时候发下一个问题，设计的PCB需要用到120MHZ的时钟，由于整个PCB需要用到24路的120MHZ的参考时钟。因此，在设计的时候，采用了二级时钟BUFFER.第一级buffer采用的是一片CDCLVP1208,用前面三个输出去驱动第二级的三片时钟buffer（CDCLVP1208）。调试的时候发现，120MHZ的晶振能正常输出120MZ的波形很好的LVDS电平，输出的时钟信号采用交流耦合去驱动第一级时钟buffer（串联一个0.1U的电容，通过82欧姆的上拉至3.3V,130欧姆下拉至地）。一级时钟buffer的前三个输出采用同样交流耦合的方式去驱动第二级时钟buffer。用示波器去测量两级时钟buffer的时钟输出。发现一级buffer输出的时钟信号，频率120MHZ,峰峰值只有40mv左右，而二级时钟buffer输出是120MHZ,峰峰值在0.4V左右，波形的抖动比较大。想问一下，为啥第一级时钟buffer的时钟波形振幅只有40mv.