设计一个LDO

我想设计一个LDO为芯片内部供电。如果VDD为9V以上，LDO的运放可以正常工作。可是如果VDD小于或等于5V，甚至于3.6V，此时LDO输出也是5V或3.6V，运放就无法正常工作，这个会不会对整个电路产生很大影响?VDD最高可达20V，如果用高压HVMOS应该用薄栅氧器件合适还是厚栅氧器件合适?谢谢各位大侠~

   我现在没有找出原因，就是在输出VCC后不接负载可以达到5V；接入10mA电流源负载后VCC下降至2V，并将电源也拉低至2V。