微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 我在用ams进行混合仿真的时候,怎么数字部分verilog

我在用ams进行混合仿真的时候,怎么数字部分verilog

时间:10-02 整理:3721RD 点击:
我在用ams进行混合仿真的时候,怎么数字部分verilog代码的位拼接结果是相反的,{}里面的左边成了低位,右边成了高位?这是什么问题啊,求大神请教!

顶!别沉了

顶一个!我是新手,谁能帮个忙啊!

哪位大神能够帮回答一下啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top