bandgap实际问题请大牛来指教

各位N人，小弟最近在设计一个带隙基准电路，要求是在不采用修调技术的前提下，工作电源电压1.5V~3.6V，全温度全工艺角下误差正负10mV，而且要保证流片后不同芯片的的基准输出偏差不得超过设计值20mV。
主要是最后一个要求，一般的工艺晶体管本身在corner下就有10mV左右偏差，而且最主要的误差是运放的失调，一般运放的失调都几个mV，再乘以一个电阻比例系数就会很大了，还没有考虑电阻和其它的适配，所以请高人指点啊，有什么办法或有什么结构减小失调这个问题（由于系统要求，不可能引入时钟进行斩波或是存储消除失调），或者是不用运放的bandgap结构?
望有实际流片经验或大牛指教，有兴趣的也多多交流，共同进步，谢谢啦！

用的Banba结构还是Lung结构?

不知所云，低调学习中

没见过有这么NB的带隙基准

要消运放失调，就做大些。

    呵呵 可否明确一下Banba结构和Lung结构的区别啊? 多谢！

你用的是um还是nm工艺?用CASCODE结构运放试试。

感谢小编分享

呵呵，这个看工艺了，我们有做过这种基准，在corner下相差就几个毫伏！

You minimal supply voltage is 1.5V -> should use Brokaw bandgap cell.
Need better offset -> Use bipolar amplification stage
If you don't have bipolar device -> you need design an CMOS OTA with offset less than ~1mV based on your spec (6sigma<10mv/2), you need a OTA with a large area.

曾经做过这样的bandgap，输出电压3-sigma在+/-10mV以内，不用chop，不用trim

NNNNNNNNNN

输出电压3-sigma在+/-10mV以内