为什么PMOS的阈值电压要高于NMOS

下面是HSPICE仿真的代码
.opt scale=0.1u * Set lambda
mp drainp gatep Vdd Vdd pch l=2 w=20 ad=100 pd=20 as=100 ps=20
mn drainn gaten Gnd Gnd nch l=2 w=8 ad=40 pd=8 as=40 ps=8
仿真结果显示P管的阈值电压要高于N管，请问是为什么?

等待N人回答

我也一直想知道

你可以去看看RAZAVI的CMOS教材，里面有关于阈值电压的推导过程。由于阈值电压与MOS器件的氧化层电容，掺杂率等参数有很大关系，而PMOS与NMOS在这些参数上有些差异，故而导致了他们阈值电压绝对值大小不同的区别。

看看工艺

阈值电压和以下几个因素有关：栅电极材料类型，栅氧化层厚度，衬底掺杂浓度，栅氧化层层中的电荷密度等相关，一般工艺中N/P MOS的栅氧化层厚度tox都是相同的，栅电极材料类型也相同，栅氧化层层中的电荷密度也相同，但是衬底浓度却不一样，NMOS直接做在Psub外延P-epi上面，而PMOS 做在P-epi的NWELL上面，所以NWELL的杂志浓度比P-epi跟大一些，衬底浓度越大，对应MOS管的阈值电压也越大，所以一般PMOS的阈值电压都要比NMOS要更大一些。

顶楼上！

学习了，感谢6#的解析

我理解的是阈值电压与宽长比有关，宽长比越大阈值电压越大，不知道对不对啊?

宽长比越大，RON越小，和阈值电压无必然联系

怎么能没有关系呢，短沟道器件的长度和阈值电压是有必然联系的

When Length of the channel is reduced, the threshold voltage will increase due to some of image charge coming from protuding source and drain rather supplied by gate. Thx.

我也想知道一下

dddddddddddd

器件细节没必要深究

又学到一点东西

哦

   短沟道VT下降

有收获啊

6楼说的好