各位大哥，麻烦帮我看一下这样的触发功能如何实现，急啊。
时间：10-02
整理：3721RD
点击：
第一路信号的上升沿作为输出的开始，第二路信号的下降沿作为信号的结束。说起来很简单，但实现起来实在想不出好的办法来，求助各位大哥。
需要用分立的元件来实现。
上次不是跟你说过么?
可以采用Onsemi的正反器加与非逻辑。
[img][/img]
大哥， 那个触发器除了时钟，Q，Q非 还有一端是clr还是pre?
是clr。
S2如果是下降沿触发，要反相的。
用一个或门搞定
are you kidding?