pmos处于导通状态是是否相当于导线

确切的说，应该是一个阻值较小的电阻；由于PMOS本身有寄生电容，因此一定会产生延时（当然其实导线也会有电阻和电容），不过在估算延时的时候一般可以忽略不计；如果要流片而进行后仿的话，这些小延时有时反而会起到一定的作用。

   在fpga中的导线上,应该存在很多很多用于导线作用的pmos管才是,如果按照这样的理解,是不是说其实是已经延时很多很多了呢?还是说,延时只是在导通时存在,当完全导通后就不存在延时呢?

   PMOS导通后 可以认为是导线，但是有导通电阻Ron。

看你的需要了
一般是需要看成一个很小的电阻

通常情况下是开关，你说呢，算上内阻，呵呵！

自己仿真一下，测量一下数据，不就什么都知道了。

有一定的内阻的。

    在FPGA中，延时是需要考虑的，尤其在时序分析中。延时始终存在，并不是说导通后就没有延时了，一般在状态翻转的时候考虑延时，比如状态从“1”翻转到“0”的时候。延时不可能完全消除，只要求延时满足一定的时序要求就可以了。

一般是看为小电阻，延迟是很小的

一般pmos导通电阻不能忽略,一般几十，几百，几千都有
但是就延时而言，则取决于r和c
一般在芯片中节点电容为ff级别的，所以即使1000欧，其延时也是ps量级的

我在用HSPICE仿真的时候，PMOS导通漏源的压降怎么体现不出来啊?

通后 可以认为是导线，但是有导通电阻Ron。