微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > FIFO时钟问题

FIFO时钟问题

时间:10-02 整理:3721RD 点击:
FIFO一端连接AD,一端连接DSP,读的时钟和DSP时钟相连,然后由于AD没有时钟输出口而是内部时钟,麻烦问一下,就是写的时钟能不能不从AD引入,而是另外从晶振出来的,用同一频率。

不清楚你在说什么

这样会比较麻烦,你还是不能解决数据和时钟的关系,即使你用的是同一频率,但不知道相位关系也不好处理,
一般AD频率都不高,AD不能输出时钟时应该可以输出其他标志信号,方便fifo控制。

学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top