微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > spectreVerilog混合仿真保存数字部分的仿真结果

spectreVerilog混合仿真保存数字部分的仿真结果

时间:10-02 整理:3721RD 点击:
各位:
做数模混合仿真的时候,怎么保存用Verilog写的数字部分的仿真结果?
我试了用保存vcd的方式,但是保存结果只保存了初始值,其他时间的仿真结果都没有保存(根本没有数据,也不显示X或者Z),求问各位是怎么做的?

代码是这样的:
initial
begin
  $dumpfile( "wave.vcd");
  $dumpvars( 0, digital);
end

谢谢!

电路图上可以选择的啊,不过spectreverilog会会出现看不到结果的现象

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top