ADC+DAC仿真问题

各位大神们，请教一个问题啊，我对ADC+DAC联合仿真测试性能，其中ADC是Verilog写的，DAC是Calibre。当我把脚本和网表放在另一个机器上仿真时，为什么显示错误?错误是显示ADC没有定义！为什么会这样呢！求指教！谢谢！

你用什么混合仿真工具啊

想多了解一点

等大神回复 我没这么玩过