[求助}: 怎样用Verilog实现大数求模

如:a%b
a和b都是256位的二进制数;且a,b是作为参数从其他地方传递过来
用C语言表示大概的情况如下:
int mod (int a, int b){
while (a>b) a=a-b;
return a;
}
以上C代码不能直接翻译成verilog代码,原因有:
可综合性verilog代码 不支持while; 计算机不支持256位的大数直接求模...
期待eetop网友帮忙出出主意！

上海保洁公司

同求，有人知道吗?！