求助，关于数模混合电路干扰的问题

做了一个smic18工艺的电路，里面有模拟模块有源滤波器和PGA。这两个模块都是会受到数字模块的控制字控制。
数字模块是在一定时钟下工作的。仿真的时候，两个部分用了同样的电源地。并且电源地上都加了绑定线。所以，在仿真瞬态的时候可以看到
在时钟的上升沿，数字模块的有瞬间的电流脉冲，导致绑定线上压降增大，VDD，gnd随之波动。同时给到模拟部分的控制字1或0也是波动的。而模拟部分与之相连的就是开关，开关和这三个脚相连。开关的另一端连接到模拟的输出，所以这种波动直接耦合过去了。
目前，我能想到的比较好的办法是用不同的电源。然后控制字从数字出来之后加buffer。buffer的电源由模拟部分提供，模拟部分不会有大的脉冲电流。这样，buffer输出的控制字的波动就被减小了。
不知道还有什么更好的办法。加解耦电容不是很理解，而且对于芯片来说，也不现实，太占面积。
求大神指导。

首先一定要用不同的電源及地,但是數字端還是會透過substrate傳導干擾,需要由電路設計及layout來改善.

用不同的电源的话，数字模块出来的控制字还是会有波动，这个波动还是会通过模拟电路开关的电容耦合到模拟的输出。这个怎么解决呢?

就如你所言,"控制字從數字出來之後加buffer,buffer的電源由模擬部分提供",也要這樣處理,此外,"GND"也要
區分如"DGND"及"AGND".

前面说的也是我平时用的方法，不知道还有什么更好的方法没有，看看

嗯，目前就这个方法比较有效。谢了啊

首先，数字模块的电源线要和模拟电路的电源线分开。产生这种原因是，数字信号在跳变时，
要经历个线性区间，这个区间的PMOS和NMOS都会导通，这是有较大的电流从VDD注入到
GND；再者，我们要有个寄生电容模型，任何MOS管，其G,D,S,B对衬底都会有电容，数字控制
的输出接到模拟开关管的G段，必然有个G对衬底的寄生电容，当G出现高频信号时，都会将
噪声耦合到衬底，然后经衬底耦合到其他模拟输出信号。
   一般都是在数字信号段加电容，但耗费面积，加BUFFER就是等效于在输出加了个RC  FILTER
，可以吸收器件在线性区间的电流。在LAYOUT上解决是比较实用的，一般会在模拟部分与数字部分
间加上N+  ring。

电源RC滤波
layout重新搞一下 模拟和数字远一点