请教:如何提高SpectreVerilog的混合仿真速度

现在正在做SpectreVerilog的混合仿真,但由于模拟部分有一个32M的晶振和一个32K的晶振,仿真速度很慢,按现在的速度要3个月！
      请问有那些方法可以提高仿真速度的呢?希望有经验的高手指教下.
     邮箱:hustajp@sina.com

我也想知道

我也正在学习SpectreVerilog的混合仿真，也想知道

能说说具体是什么例子吗，一般用spectreverilog仿真速度本身就比较快的，因为数字部分的verilog几乎不占用仿真时间。我用spectreverilog 跑锁相环只需几十分钟就结束了。

对啊，用spectre verilog 仿数字部分应该很快才对。
不会很慢。

密切的关注中，谢谢！

应该很快的啊，是不是有什么问题

请问下在spectreverilog仿真中，verilog模块里面可以调用子模块吗?我实验过几次，先用include引用子模块，后面就把子模块当成实例用，在hierarchy中显示不了子模块的view，生成网表时也说找不到子模块，请问大家碰到过这样的问题吗?怎么解决的，先谢谢了

关注一下

关注一下

问题是他的32M和32K的相差巨大。如果两者都是模拟电路里用的，速度快不了。这个就有点像RF仿真里面的包络仿真了（一个频率很高的载波搭载一个频率很低的信号）。RF有工具解决这个问题。

需要在.cshrc中包含ldv文件。

我想学，教我吧

是的, 频率差太大, 尝试把高频部分放到数字里面去仿真. 从工具上, 可以考虑用AMS-APS. APS是并行的spectre, 速度会提升很多.