跪求大仙指导cic抽取滤波器仿真输出信号总为0？
时间：10-02
整理：3721RD
点击：
用xilinx的核实现3阶2倍抽取cic滤波器（代码参考<无线通信的matlab和FPGA实现>103页），在modelsim中进行时序仿真，输出波形总为0?一下为测试文件
module test;
// Inputs
reg clk;
reg clk1;
reg reset;
reg [7:0] x_in;
// Outputs
wire [7:0] y_out;
// Instantiate the Unit Under Test (UUT)
cic3 uut (
.clk(clk),
.clk1(clk1),
.reset(reset),
.x_in(x_in),
.y_out(y_out)
);
initial
begin
clk=0;
clk1=0;
reset=1;
x_in=8'b0000_0000;
end
always@(posedge clk)
begin
x_in<=x_in+1;
end
always #100 clk=~clk;
always #200 clk1=~clk1;
endmodule
但是波形输出总为0，是逻辑问题，还是激励不对?
module test;
// Inputs
reg clk;
reg clk1;
reg reset;
reg [7:0] x_in;
// Outputs
wire [7:0] y_out;
// Instantiate the Unit Under Test (UUT)
cic3 uut (
.clk(clk),
.clk1(clk1),
.reset(reset),
.x_in(x_in),
.y_out(y_out)
);
initial
begin
clk=0;
clk1=0;
reset=1;
x_in=8'b0000_0000;
end
always@(posedge clk)
begin
x_in<=x_in+1;
end
always #100 clk=~clk;
always #200 clk1=~clk1;
endmodule
但是波形输出总为0，是逻辑问题，还是激励不对?
是不是reset有问题?