有关流片后的一些问题

当流片后，在测试的时候，发现一些性能并没有像预期那样达标，前仿的时候已经达标了，问题是否出在版图?版图中什么地方会引起性能不达标?在版图设计的过程中如何避免呢?
如果带着版图设计好后的一些电阻值等，进行后仿，结果流片后，又有一些性能不达标，问题出在何处?如何避免与解决呢?
有没有高手帮忙解答一下！

可能的原因：

1 前仿的时候，考虑不周全，没有考虑测试环境带来的影响，比如测试探头，测试板等

2 后仿作了没有? 可能寄生参数有影响

3 测试方案不完善

解决办法：

1 多参考别人的成功经验

2 多考虑测试环境下的影响因数，特别是高频下。

3 多测几次，多流片。

post-layout simulation

说的　对，不过tapout很贵

做IC設計有一個現象
新手第一次做.
通常都是基本能動 (數位和類比都一樣)
但是那個IC絕對是殘障
我已經見過N次了
你要花費10倍的時間, 才能將最後的一步走完,
才能成為大師
有一次台灣某研究單位找了一群交大, 清大的
碩士做一個Multi-processor的大system
從架構到chip全部自己設計
第一次setup, system 就可以work
！但是！後來發現這個系統有輕度智障.
每隔幾小時要reset一下,而且不可以隨便搬移系統
因為移到別的房間就可能無法開機, 原因不明(哈哈)
多年後聽說他們放棄debug, 寫了一份報告結案了
(放棄量產的計畫)

post-layout simulation is much more important than the simulation with only the net list ！

a bad layout will ruin your design

看来流片也是一个风险很大的过程啊
根本无法受自己控制

必须要做好后仿真，否则，损失很大

   6楼说的真好   我还要继续努力啊

又学习了