微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 稀疏树实现的浮点加法器进位树

稀疏树实现的浮点加法器进位树

时间:10-02 整理:3721RD 点击:
在64位基-2稀疏树中怎么用Verilog写进位,
C[i+1]=G[i+1]|(G[i]&P[i]);
这样只能求出第1、3、5、、、等上的进位,
如果要求出3、7、11上的进位,应该怎么写?
如果这样写:C[i+3]=G[i+3]|(G[i+2]&P[i+3])|G[i+1]&P[i+3]&P[i+2])|G[i]&P[i+3]&P[i+2]&P[i+1]);
那我要比较基-2稀疏树和基-4稀疏树的速度,这两种树的不同怎么在代码中体现呢?
高手请指点一下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top