微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 一个互不重叠的时钟信号，如何实现上升沿时延而下降沿不变

一个互不重叠的时钟信号，如何实现上升沿时延而下降沿不变

时间：10-02 整理：3721RD 点击：

一个互不重叠的时钟信号，如何实现上升沿时延而下降沿不变。
谢谢。

可以在cka的与非门后增加两级延时电路。

上一篇：hspice 2004.9 download
下一篇：有关partition问题

集成电路 IC设计电子工程师硬件设计电子电路设计半导体相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top