verilog-a建模的数字信号
时间：10-02
整理：3721RD
点击：
请哪位高手指点，我在利用verilog-a建模PGA，但是数字端给过来的一个5bits增益控制信号怎么处理?应为在verilog-a中没有bus的概念。
谢谢各位！
谢谢各位！
把它展开吧，也就是设5个input信号