如何设计这个降压电路
时间:10-02
整理:3721RD
点击:
输入的模拟信号最大为4.5V,AD采样的范围是0-3.3V,请问如何设计一个电路来降压?
谢谢了!
谢谢了!
1. just use a resistor divider to limit the voltage to the ADC input
2. if the source output impedance is high, use a resistor divider to limit the range and add an OP as voltage follow
可以采用一个采样电容和一个保持电容,进行简单的采样保持操作,选择合适的比例就可以实现。当然这个比较适合在进行ADC设计中采用。
谢谢:)
谢谢
非常好
