求教：Cadence schematic 环境设置问题 问题已解决

在Cadence schematic编辑环境中，添加instance，调用tsmc的pdk中的cell symbol（pmos nmos res等），schematic check后，cell symbol的pin 脚会自动显示相连的wire的名字，如net1 net2等。请问：如何设置才能去到这些wire名字的显示? 上图是示意图。
谢谢。

Schematic -> Edit -> Component Display
Select Lable -> Terminal 然后选你的instance， 可以Apply To 整个库，整个同类cell，也可以是一个instance
然后你可以选择显示 pin name, net name, voltage, current, 或者什么都没有

    非常感谢，按上述方法问题解决。

呵呵，看看

恩，学习了！

学习了

学到新东西了，candence还不怎么会呢