Broken-Net Constraint

我用的altium designer画了一块四层板，用到的封装格式有BGA和贴片的，
在做规则检查时系统的warning提示是Broken-Net Constraint，split plane(s) intersect keepout object(s)，是关于电源层的，
不知问题出在什么地方。
请高手指导一下。