请教版图方面的一点问题
时间：10-02
整理：3721RD
点击：
各位大哥大姐有没有见过mos管的漏极离poly有大概2u左右的距离的管子，低压的，而且在此管子的下方有疑似well的痕迹，从功能上判断大概是nmos，但是单阱工艺中如何实现普通的隔离nmos呢?还有前面那种做法有什么好处呢?动态功耗低?高阈值?望赐教，谢谢！
在p+外围加个p-掺杂层提高VDS耐压，而VGS耐压没有提高
单阱工艺实现nmos隔离，没听过过啊，有挑战啊
关注中
jinjin0412说的对，小编看到的是LDD (Lightly Doped Drain)晶体管