微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 如何降低组合逻辑的深度?

如何降低组合逻辑的深度?

时间:10-02 整理:3721RD 点击:
小弟想请教一下,如何降低组合逻辑的深度?

就是再用Verilog时,有什么有效的方法将复杂的组合逻辑拆分开来

关注中

自己顶一下!

自己回去查去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top