微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 关于鉴相器的一些问题。

关于鉴相器的一些问题。

时间:10-02 整理:3721RD 点击:

    现在我想做一个锁相环,锁相环输入电网频率,输出频率为电网频率的256倍频,输出频率作为AD触发信号,一个基频周期内,
触发256次AD

                Fi  ----> PFD ---->CP(电荷泵)---> LPC----->VCO-->
                             |                                                                |
                        Fs  <------------------/256 <-------------------- Fo
Fi ~ 50HZ
    =
现在问题是当锁相环锁定在Fi时,如果Fi发生变化,因为有分频的存在,Fo的信号只能在下一个基频周期内(Tib=20ms),
才能反馈到PFD,现在我在想如何让PFD在“每1/2个基频周期“,甚至“每1/4基频周期内”就做一次相位和频率鉴定,这样就可以
及时将信号变化反馈回去,让锁相环可以尽快跟踪新的频率和相位(注意这里分频了),不知道怎么实现,查了好些资料,看的
迷迷糊糊的,有做过的给出点意见吧。

It has to take some time to track the suddent change of input phase due to the lag reponse of LPF and CP. So you should reduce the RC time constant of CP and LPF. But I think it is very hard. Recall that tao is related to accuracy of the circuit. Good luck in your design.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top