DDR布线的问题

PCB上对DDR芯片进行布线的时候，有一个问题：我对信号进行分组（2组，DQ0-7,DM0,DQS0为第一组；DQ8-15,DM1,DQS1为第二组）。每组的信号之间的布线误差为+-25MIL，两组之间的DQS之间的误差为500MIL，工作频率为133MHZ，8层板。请问会不会出现时序误差?请高手指点一下哈先谢过啦！欢迎共同交流哈！

自己先顶一下！怎么没有人回复呢?

Cadence网站有关于DDR的文章，本站也有人发过，查查看

同步时间长的话当然会出现问题啰
你要注意一下你的SIGNAL END跟DIFFERENTIAL
是不是50 Ohm跟100 Ohm
还有你的topology是不是microstrip line

如果只是133M的话，大多数公司的接口都不会有问题

133MHz，不走等长都没关系

133MHz ,应该没有问题吧.
500mil的走线偏差也不太大.