如何实现多路数据采集

有4路数字信号输入，每路信号均有对应的输入时钟。我想把这4路信号通过轮询的方式采集到FPGA的FIFO里，不知该如何控制呢，特别是采集时钟该如何选择，时序又是怎么样呢?我想了好久，没什么思路，请大家帮帮忙，谢谢：）

首先，确认轮询的方式是不是满足了您的要求。既然采用轮询的方式，就说明你的信号可以在某些时候被忽略或者根本不需要关注。当然，这些假设是有条件的不关注。
方法1：你fpga内部有一个足够高的时钟，你可以使用这个时钟创建一个状态机，在你想关注某个信号的时间区域去采集某个信号。该信号在状态机产生的控制信号的条件下，使用自己的时钟采集自己的状态。而控制信号可以输出到外部控制外部器件的选通，fpga可以使用共同的引脚。
            或，控制完全是内部的逻辑，4路信号分别从不同的引脚进入fpga器件。
方法2：没有内部较高时钟的时候。只能是根据你逻辑来判断了，一般是组合逻辑产生选通控制信号，其余参照方法1.
仅供参考。关键还是要分析你的系统要求。