微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请教背板终端匹配

请教背板终端匹配

时间:10-02 整理:3721RD 点击:
看了一些资料,了解到背板的终端匹配最好采用戴维南匹配方式。如图所示,两个电阻的并联值就是走线的阻抗。那么,当我们制板的时候,给制板方提供匹配要求的时候,是不是要求走线阻抗值就是这两个电阻的并联值呢?图中的电阻值是VME总线标准中提出的匹配网络,那是不是说明,为了很好的匹配,线路的阻抗值就应该是330||470=193.875ohm呢?但是我很少听说这种阻抗值,是不是我没有看到还是这其中还有其他的原因。非常感谢大侠给予帮助!也非常欢迎各位网友讨论这个问题,目前的系统时钟更快了,信号上升时间减小了,等等原因造成我们在设计系统的时候,会发生很多我们想不到的事情。整个系统的匹配、防串扰等问题已经不可避免的进入我们大家的生活了。非常希望与大家共同进步!谢谢!

有没有高手解答一下?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top