求助，USb中的CDR电路怎样测试？

学习学习,顶下！

！
数据和时钟是混在一起的
你要通过示波器的时钟恢复模块，把时钟恢复过来，并且用恢复的时钟来触发数据，内部要做移相90度的。

谢谢，高手！你说的是指做成芯片后的测试吗?能否fpga呢?

！
能否fpga呢?
如果你用算法也可以实现，数据输入后 ：1驱2
1个作为采样数据
1个作为时钟恢复输入：内部通过PLL倍频一个USB的 时钟 采样模块，这个时钟恢复通过算法后，作为这个PLL的 同步 输入，这个PLL的输出就可以采样数据了。

首先谢谢你！我准备用verilog作DLL结构的cDR，这可行吧?！这方面书比较少，看了不少论文，有不少疑点?高手有没有推荐的书！现在最大问题是怎样判断我的设计正确，和基于FPGA的测试环境搭建问题?

！
这倒什么难的，已经商用了，这个根据你选的ＦＰＧＡ有关，你可以询问厂家，他们已经做好了。

谢，指了条路。我准备用verilog写出时钟和数据恢复电路，下载到FPGA中。我问下，好像CDR不能完全用verilog实现，高手，是吗?疑惑中