急问一个关于阻抗匹配的问题

最近在设计一个usb1.1的接口电路，需要对CMOS驱动级做阻抗匹配；输出阻抗需要在28hom到44hom之间，所以需要将CMOS的输出阻抗设计的较小，然后后面加一个串联电阻。但是遇到一个疑问，在传输的时候，传输线和驱动器是处于不同的环境，传输线的特征阻抗可能不会太大变化，但是驱动器的输出阻抗，以及加的串联电阻都是在一定PVT(制程，电压，温度)环境下的，而且其阻值会变化很大，那匹配是只完成TT（正常情况）的匹配，还是要使得在整个PVT范围内都做到匹配，都把阻抗控制在28hom到44hom之内呢?后者好像很难做到

这里资料比较多
但是讨论问题的人不多。没有出现特别经典的讨论贴，遗憾。

驱动器输出阻抗变化的情况下，串联电阻就需要折中一下了，不可能做到完全匹配了，也就是说要容忍一定的适配，在驱动端输出阻抗最大和最小情况下，都能保证接收端信号达到要求，可以做下单线仿真，不想做仿真，或者没条件的话等板子出来后，串联电阻参数多试几个，测试通过就ok了！

一般都会有一个测试负载，在测试负载（datasheet中要指明）请款下达到基本匹配就行了