DIY DDS扫频源

最近工作室做了一个小项目，25M-70M扫频源，拿上来秀一下，也希望有感兴趣的童鞋们多提意见，交流才有进步嘛！

这个项目看起来简单，但确是最近做的最恼火的项目之一，无他，运气实在太差，调试电脑坏了两台，重装系统，重装软件，恢复数据，再联想到因为买芯片停车被贴条，哎，不说了，说多了都是泪啊……..

转入正题，该项目是个扫频源项目，要求25M-70M扫频输出，1M步进，3MS完成转换，30dB以上的杂散，相噪无硬性要求。说到这里大家看出来了，这是个功能性的项目，对指标的要求是比较低的。

那么，直接上DDS吧，选一款DDS芯片再说，…..AD9851？

呃，这是个什么鬼呢，datasheet的general description部分说了，带高精度DA转换器和比较器，可用作频率综合器和时钟产生器哦亲，32bit频率控制字，0.04Hz精度，最大180M参考时钟哦亲，内部还带6倍频器哦亲，哎，真是居家旅行必备神器啊，好吧那就是你了。

控制部分就简单了，51就搞定了。直接上图吧

上面就是控制板的PCB

为什么要做成两块板子呢，因为做之前觉得单片机的12M晶振谐波可能比较大，做一块板子的话怕泄露比较厉害，落到输出带内，形成比较严重的杂散，做完之后发现，这个问题就好像小时候纠结是上北大还是上清华一样，想多了！

DDS核心板，主要是DDS+低通滤波器，低通滤波器怎么办呢，上ADS仿一个吧，FILTERDESIGN GUIDE还是好用的，下面是个仿真的响应，凑合着用吧

DDS板的PCB

再来一个全家福

好，大功告成。最后，看看测试结果吧，先看个25M的，这个点杂散就比较好了，但是二阶，三阶谐波就比较大

再来个41M的，杂散一片

DDS的杂散说起来还是比较复杂的，什么相位截断误差啦，DA的交调啊，量化效应啊，采样带来的镜像啊，我就不罗嗦了，这些说起来可以写一篇论文的。

最后再讨论下DDS的零阶保持效应带来的高频幅度压低的问题，这种效应如果是FPGA+DA的方式的话可以用预失真补偿掉，但是DDS的话怎么办？输出加均衡器，这个没试过，不知道好不好弄，或许不太要求杂散的话可以加个饱和放大推平？

期待后续，尤其是那篇可以写一篇论文的内容，哈哈

楼主文笔挺有意思，嘿嘿

嗯嗯，很不错，大赞DIY精神，以后把这些原创的文章都集中起来，方便以后的新人作参考。9851我也玩过，但是用这个没有做过扫频，我用9854做过扫频的，这个弄个盒子装起来，在弄个检波头，弄块彩屏就成简易的标网了。当出我和同学用9854+4350做过3G的扫频源，想做标网了，后来毕业了没有做完，但是扫频源做出来了，用的是FPGA，单片机速度赶不上。

DDS扫频，很多场合用得到，看过一些用扫频实现对特定LF线圈识别的
板子有不少小洞洞，看来有不少兼容设计考虑。。

楼主做什么用的，FPGA+DS方案还会做吗，挺感兴趣的

楼主文写的不错啊，欢迎以后常来EEWorld。

源这边我理解还不是特别深刻，我们这边有做这个的高手，有空了我拉上他一块把这方面的一些经验性的结论和理论总结一下，争取写个有点意义的帖子出来，到时欢迎批评指正哟

有道理，做个标网也挺有意思的，过段时间试试看。我也看过你做的东西，挺不错的，有空多交流哈

马上就有个FPGA+并行DDS的项目，敬请期待

嗯 好的 没问题：）

高手请让我膜拜下