低相位噪声压控振荡器的研究

振荡器以其多种不同的功能在射频电路领域有着广泛的应用。相位噪声直接影响着频率的稳定性，位错率以及锁相环中临近频道干涉。到目前为止，对于严格的相位噪声指标而言，电感电容调频振荡器是唯一可靠的实现方法。本文研究和比较了电感电容振荡器的线性与非线性相位噪声模型。介绍了一种基于振荡器时变特性的通用理论，总结了有效地降低相位噪声的方法。基于这些理论以及HPADS(AdvancedDesignSystem)的仿真，分析了电感电容振荡器中相位噪声的主要来源。采取了一些方法，有效地抑制了这些噪声源，从而优化了相位噪声。作为实验验证，在TUDelftDIMES04高电阻率硅工艺上，对三个1.2GHz的电感电容振荡器进行了实现。在偏离中心频率1MHz处，测试得到的相位噪声为-122.17dBc/Hz。此振荡器在3V电压下工作，静态电流为3.5mA。尽管电感电容振荡器以其相位噪声的优势得到了广泛应用，但是为了得到高品质因素的谐振电感，通常要使用很大的芯片面积，从而增加了产品成本。为了解决这一矛盾，提出了一个全新的利用微机械工艺，将谐振电感集成到硅片背面的方案，从而节省了芯片面积。仿真结果表明，背面集成谐振电感的振荡器，与相对应的正面集成的振荡器相比，性能相似，而芯片面积减小了42％。　　作为总结，提出了一个相位噪声基带反馈环路。此环路可以有效降低相位噪声而避免使用高品质因素的谐振电感。为了证明此环路的可行性，分析了ADSEnvelope仿真器。为了支持此环路的实现，基于变容二极管的非线性特性，提出了一个全新的调频解调的方案，同时，设计了一个二阶巴特沃斯滤波器。最后，利用ADSEnvelope仿真结果证明了此环路的有效性。