1GHz以上的Oscillator设计求助
如果这样的话，我找了好长时间都找不到一个符合要求的。大多数的PLL里面的VCO不超过100MHz。
如果要用外部的VCO的话，还需要自己建立loop filter, 感觉挺麻烦的。而且有这样单纯的PLL么？好像都是频率合成器，关于频率合成器，我的理解是其实是PLL，和UP/Down converter的综合体，里面包含了PLL，需要一个外部的VCO和loop filter，然后还有一个本地的晶振，然后有n个input，然后把这些不同频率的输入先把他们的频率变成一样，加在一起输出啊？
希望各位能够多提供几款可用的元件，要不很可能买不到。
Ｑ１： VCO 输出的频率 ＂VCO centre frequency 就是这个PLL的最高频率＂？
Ａ１： 不一定是，PLL，特别是数字式PLL中有一个很重要的环节，就是分频器，你画一下电路就可以了。在高频应用中，就是利用这个分频环节才能利用低频鉴相电路来实现高频振荡的锁定；
Ｑ２：＂phase detector的最高频率就是我需要使用晶振的最高频率＂？
Ａ２：通常，是的，也可能是乘以某个常数。如上，这就是ＰＬＬ的基本优点：利用低频鉴相电路实现稳定精确的高频振荡。
Ｑ３：＂如果要用外部的VCO的话，还需要自己建立loop filter, 感觉挺麻烦的。＂
Ａ３：这个麻烦是必须掌握的，这才是我们在ＩＣ芯片之外唯一能做的一件事，而且是很重要的事。它决定了你ＶＣＯ的很重要的指标，例如相位噪声。
附带：出于原理和工艺性原因，你需要的１ＧＨｚ高频晶振是很难找到的。这也正是ＰＬＬ技术的优势。
如果你已经找到了一些资料，请最好拉出清单，大家再看看。
谢谢你的回答。
首先我不太明白什么是数字式的PLL，难道输出是方波么。我的电路是模拟的电路。做这个振荡器是希望把GPS信号的L1波段降频。反正PLL的输出要看VCO么，那么data sheet 上应该怎么看？
比如INTERSIL 的EL4585CSZ data sheet上就写36MHz general propose PLL, 是不是就是输出36MHz？
TEXAS INSTRUMENTS 的TLC29xxx写lock frequency,最高我看到100MHz，是不是就是输出？
我都是在farnell上搜索的，除了这些什么74系列，4000系列就是频率合成器了。
如果是主频要求的1ghz 建议你使用cpu的倍频来实现 否则 高频的晶振不太好找
这是AD (Analog Device)的一片 RF PLL Frequency Synthesizers，可以利用这个地址直接下载：
http://www.analog.com/static/imp ... _4111_4112_4113.pdf
FEATURES
ADF4110: 550 MHz; ADF4111: 1.2 GHz; ADF4112: 3.0 GHz; ADF4113: 4.0 GHz
2.7 V to 5.5 V power supply
Separate charge pump supply (VP) allows extended tuning voltage in 3 V systems
Programmable dual-modulus prescaler 8/9, 16/17, 32/33, 64/65
Programmable charge pump currents
Programmable antibacklash pulse width
3-wire serial interface
Analog and digital lock detect
Hardware and software power-down mode
APPLICATIONS
Base stations for wireless radio (GSM, PCS, DCS, CDMA, WCDMA)
Wireless handsets (GSM, PCS, DCS, CDMA, WCDMA)
Wireless LANS
Communications test equipment
CATV equipment