以 Xcelium 18.03-s001 編譯 risc-v RI5CY 時，遇見問題
时间：03-15
整理：3721RD
点击：
以 Xcelium 18.03-s001 編譯 risc-v RI5CY，遇見如下問題：
mAIlbox #(stall_mem_t) core_reqs= new (4);
|
xmelab: *E,MBXNYI (../tb/tb_riscv/riscv_random_stall.sv,90|20): 'unpacked structure riscv_random_stall::stall_mem_t (stall_mem_t, file ../tb/tb_riscv/riscv_random_stall.sv, 80)' is not a supported type for mailboxes.
經查詢，須 19.09 以上的版本方可處理如上問題。
請問或有其它方法處理?如改用 VCS 或 QuestSim 是否會遇到同樣問題?
mAIlbox #(stall_mem_t) core_reqs= new (4);
|
xmelab: *E,MBXNYI (../tb/tb_riscv/riscv_random_stall.sv,90|20): 'unpacked structure riscv_random_stall::stall_mem_t (stall_mem_t, file ../tb/tb_riscv/riscv_random_stall.sv, 80)' is not a supported type for mailboxes.
經查詢，須 19.09 以上的版本方可處理如上問題。
請問或有其它方法處理?如改用 VCS 或 QuestSim 是否會遇到同樣問題?
这个版本Xcelium18.03是可以跑通SystemVerilog代码的，你这个问题是不是SystemVerilog代码本身的问题?
這是 Xcelium 對 SystemVerilog parameterized mailboxes 的支持程度的問題。
從下兩網頁可得知 Xcelium 對這議題的修正進程。我擬改用 VCS 來查驗。
2019.7.22
https://github.com/openhwgroup/c ... a8aecb1ab469c2a652f
2020.01.03
https://github.com/openhwgroup/core-v-verif/issues/11