微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > VCS2011编译外部UVM库的问题

VCS2011编译外部UVM库的问题

时间:03-15 整理:3721RD 点击:
最近从网上下载了一个UVM 1.1b的lib包,目前用的VCS版本是F2011.12,采用VCS内嵌的1.1的库时,程序运行没有任何问题!
通过设置VCS的编译选项,采用下载的lib库,包含了uvm_pkg.sv和dpi,以及设置了VCS_UVM_HOME指向下载的uvm库路径;可是编译完成之后不能运行,报下面的错误:
g++ -o ../simv -Wl,-whole-archive -Wl,-no-whole-archive _vcsobj_1_1.o 5NrI_d.o 5NrIB_d.o SIM_l.o rmapats_mop.o rmapats.o /opt/synopsys/E-2011.03/amd64/lib/libvirsim.so /opt/synopsys/E-2011.03/amd64/lib/liberrorinf.so /opt/synopsys/E-2011.03/amd64/lib/libsnpsmalloc.so /opt/synopsys/E-2011.03/amd64/lib/libvcsnew.so /opt/synopsys/E-2011.03/amd64/lib/libuclinative.so /opt/synopsys/E-2011.03/amd64/lib/vcs_save_restore_new.o -ldl -lc -lm -lpthread -ldl
_vcsobj_1_1.o: In function `F_VCSgd_uvm_pkg_R4kEp_1_414_0':
(.text+0x1a544): undefined reference to `dpi_get_next_arg_c'
_vcsobj_1_1.o: In function `F_VCSgd_uvm_pkg_R4kEp_1_756_0':
(.text+0x55a53): undefined reference to `uvm_glob_to_re'
_vcsobj_1_1.o: In function `F_VCSgd_uvm_pkg_R4kEp_1_758_0':
(.text+0x55d68): undefined reference to `uvm_re_match'
_vcsobj_1_1.o: In function `T_VCSgd_uvm_pkg_R4kEp_1_767_0':
(.text+0x5737f): undefined reference to `uvm_glob_to_re'
_vcsobj_1_1.o: In function `T_VCSgd_uvm_pkg_R4kEp_1_767_0':
(.text+0x573ff): undefined reference to `uvm_re_match'
_vcsobj_1_1.o: In function `F_VCSgd_uvm_pkg_R4kEp_1_854_0':
(.text+0x72430): undefined reference to `uvm_glob_to_re'
_vcsobj_1_1.o: In function `F_VCSgd_uvm_pkg_R4kEp_1_854_0':
(.text+0x724a4): undefined reference to `uvm_re_match'
_vcsobj_1_1.o: In function `T_VCSgd_uvm_pkg_R4kEp_1_858_0':
(.text+0x731d0): undefined reference to `dpi_regcomp'
_vcsobj_1_1.o: In function `T_VCSgd_uvm_pkg_R4kEp_1_858_0':
(.text+0x735b8): undefined reference to `dpi_regexec'
_vcsobj_1_1.o: In function `T_VCSgd_uvm_pkg_R4kEp_1_858_0':
(.text+0x73bf5): undefined reference to `dpi_regfree'
collect2: ld returned 1 exit status
make: *** [product_timestamp] Error 1
Make exited with status 2
cpu time: 3.530 seconds to compile + .010 seconds to elab + .110 seconds to link

请各位有经验的高人指点一下!
非常感谢!

Add Macro define!



我昨天也遇到了这个问题,是Verilog/VHDL,UVM混合编译,parse这一步没有问题,recompile之后,出现上述类似的问题,拿很早之前搭过的平台跑也没问题,这到底怎么回事呢。



I have given out the solution in F2



那个宏定义在哪里加的,具体加什么呢,我在VCS后面加了UVM1.0不报这个问题了。

学习了。

学习一下

最近刚学UVM,也遇到了这个问题,请问小编解决的啊? 加宏是在哪里加?


use old version or add VCS macro in the shell, look up in UG. -DVCS

额。俺是菜鸟,不明白。 UG. -DVCS是啥,找不到啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top