微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > DC报internal Error interface.sv:555

DC报internal Error interface.sv:555

时间:03-15 整理:3721RD 点击:
用DC对systemverilog的RTL文件跑综合,
跑其他模块都没遇到什么问题,但是在analyze某一个模块时,报它用到的interface.sv文件有internal error
而且无论这个interface.sv怎么改,都是报同一个555行有问题。
换了几个机器和DC版本都一样,可是其他模块如果调用interface.sv就没有问题
请问这个可能是什么问题呢?

那肯定你的代码有问题

好歹贴个code看看,要不谁知道什么问题

请问解决了没有?我最近也遇到同样的问题,报internal error,可是修改了几遍,还是同样的错误,找不到原因!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top