微波EDA网,见证研发工程师的成长! 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌i幋锝嗩棄缁炬儳娼¢弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷03闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�16闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮eΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕;闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮eΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟�
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > 请教几个DC Complier 的问题

请教几个DC Complier 的问题

时间:03-14 整理:3721RD 点击:
1.在加载时序限定条件给 multi-cycle paths时,为什么一定要讲 hold multiplier 的值设定为 ( setup multiplier的值 - 1 )?
2.在计算cell delay 时,目前DC complier 的做法是通过计算cell 前面的driving cell 引起的input transition 和 计算cell 后面的负载,然后查二维表表计算当前的cell delay。在这个计算过程中PVT的因素也考虑在内,但其中考虑了RC线性网络的影响了没有?如果有的话,又是怎么计量的?
3. DC shell 和 tcl 脚本语言有什么区别?
4. 是不是加了面积限定以后,DC complier首次合成之后发现满足面积要求,就不会进行优化来把面积变得更小?
5. 加了时序限定之后,是不是DC 在complier时发现时序满足就不会在进行时序的优化或者面积的优化?

顶顶顶顶

DC Complier 相关文章:

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top