微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 峰值保持电路

峰值保持电路

时间:10-02 整理:3721RD 点击:

今天用lm324运放想做个低成本一点的峰值保持电路,调试时发现当运放5脚在正信号时比较正常。但一到负信号,AD采样端一直保持最高.

各位高手帮忙分析一下


这个电路在负信号时是无法工作的,当正信号输入时,运放的正输入端为正,比地的电势高,通过电阻 R13 对地放电,但负信号输入时,运放的正输入端为负,无法对地放电,而又没有其他通路,所以负信号输入时不能工作

信号为负时不是可由地对电容充电吗?好像单电源的运放负信号都不起作用,我用了一个358也是一样,不知道有没有改进的方法

楼主的电路可以改进,楼主的输入的100uF,是作为交流耦合隔离直流所用,但是楼主将交流耦合以后的地还是用的是电源地,所以交流耦合以后的信号还是电源地为参考,但是楼主的运放工作在单电源模式下,没有负电压,交流耦合过来以后负信号对运放是没用的,所以改进的方法就是将输入信号的参考抬高,将R13接到VCC/2的参考上,这样的话交流耦合过来以后的信号就是以VCC/2作为参考,叠加在VCC/2的直流上,所以楼主的输入信号范围可以在-VCC/2到+VCC/2之间变化都是可以的(前提是楼主选的运放是轨对轨的不然范围要小些^-^),这样的话即使输入正负交流信号也可以完成峰值保持,峰值保持以后AD采样的话减去你的VCC/2就是输入信号的峰值了。。。。O(∩_∩)O

谢谢啦啦。。。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top