在非开关工作条件下操作功率MOSFET的一些忠告

MOSFET的单位面积导通电阻(Rsp)和品质因子(FOM)近年来出现大幅下降。在给定的硅材面积下，降低Rsp的关键因素是改善器件通道的宽度。这个改进促使了超低导通电阻产品的出现。由于栅极电荷在较高开关频率下对能耗的影响越来越重要，作为器件比较的品质因子通常会是RDS(ON)(TJ)·QG。寻求无损耗功率开关的进程仍在继续；MOSFET产品也在不断更新换代，因此需要弄清楚这些MOSFET在作为非典型开关应用 (如未钳位电感性开关(UIS)、自钳位电感开关(SCIS)，以及线性调压应用) 时的表现。本文将研究在非典型开关工作条件下，操作中高跨导(medium and high transconductance)功率MOSFET的一些忠告。

导通电阻改进

大多数的功率转换应用都是通过优化低导通电阻器件来降低系统成本和提高效率。引入跨导结构并配合其他技术改进，已使MOSFET的通道密度越来越高 (见图1)。

图1 N沟道和P沟道单元密度的发展趋势

由于栅极电荷对能耗的影响越来越重要，通常会引用式(1)中的FOM来比较高开关频率应用中的器件。
RDS(ON)(TJ)HT·QG_HT<RDS(ON)(TJ)MT·QG_MT (1)
这里，HT是高跨导，MT是中跨导。
未钳位电感性开关(UIS)

雪崩指的是漏极和源极间的电压超过MOSFET体击穿电压时的开关状况。UIS指的是能驱动未经电压钳位的电感负载的功率MOSFET(见图2)；也指MOSFET在雪崩操作模式下的能量持续能力。

图2 UIS测试电路

当MOSFET发生雪崩时，其寄生双极晶体管(见图3)处于VCER模式，温度会迅速上升。雪崩诱发的基极-发射极电压将随之增加，因为其阻抗温度系数为正。由于VBE温度系数为负，因此晶体管在正偏置时的基极-发射极电压将随之降低。一旦达到正偏状态，该双极晶体管将发生二次击穿，造成电流密度和结温增加。使双极晶体管的增益增大，进而进一步增加电流密度直至器件失效。

图3 具有寄生晶体管的功率MOSFET结构

MOSFET技术的进步已经能让寄生晶体管在出现雪崩时不导通。器件的失效是因为不同机制作用的结果。
就一个适当设计的功率MOSFET来说，UIS失效是由温升诱发的，但在什么温度下才会失效呢？数据表上提到的TJmax额定值是器件工作温度的上限，该上限温度受到基于产品可靠性而采用的散热晶元和组装材料的相互作用所影响。与晶元热时间常数相比，UIS的峰值功率耗散是短持续时间的事件，对封装的完整性几乎没有影响。UIS峰值温度上限与外延掺杂浓度有关；即与N沟道MOSFET中的Nd掺杂浓度或P沟道MOSFET中的Na掺杂浓度有关。

热运动产生的载流子浓度(ni)随结温增大而增加(见式(2))。当这些由热运动产生的载流子大大超过掺杂原子 Nd，自由载流子便会出现。

(2)

这里的T为开氏温度K。

当ni大于或等于Nd时，掺杂不再起作用，而硅半导体将恢复其本征行为。ni=Nd时的温度叫做本征温度。在本征温度下，阻止载流子的能力会被削弱，而高漏极电流会在电场影响下发展，形成热运动载流子。当发生雪崩时，这些热电子将撞击晶格上的原子，导致晶格温度升高；而晶格升温又会产生更多载流子。这就是大多数坚固的MOSFET在雪崩时失效的原因。

图4 本征温度导致的UIS故障

图4表明，当起始结温超过产品的额定TJ(MAX)时，产品仍然具有相当大的雪崩电流承受能力。IAS与T J(FAILURE) - TJ(START)成正比。经验数据证实，其他器件结构上也有这种效应。图4同时给出了30V和150V高跨导MOSFET的测试结果。FDB8860是30V的高跨导MOSFET，掺杂浓度Nd～3.38×10-16，温度T=425℃时的自由载流子浓度ni=3.15×10-16(根据式2算出)。FDP120AN150A0是150V的高跨导MOSFET，掺杂浓度Nd～2.34×10-15，温度T=295℃时的自由载流子浓度ni=2.36×10-15。

文献证明器件失效时的温度是外延掺杂的函数。过去的低密度MOSFET和当今的高密度MOSFET失效的基本机制相同。值得注意的是，虽然就基本机制而言，MOSFET都是在达到其本征温度时失效，一个器件的UIS能量的大小显示了它达到本征温度的特定雪崩电流和感性负载。UIS能量大小取决于产品的晶元尺寸、所采用的技术和击穿电压。

在给定的MOSFET额定电压条件下，高密度MOSFET的晶元尺寸比具有低密度MOSFET的小(当导通电阻 (R DS(ON) )和FOM相同)。达到本征温度所需要的能量是雪崩时间(tAV)和雪崩电流(IAS)的函数。

EAS=1/2·1.3·BVDSS·IAS·tAV (3)

击穿电压的温度系数为正(即随温度升高而上升)。在雪崩期间，硅片中温度最高的区域将向MOSFET表面移动。这有助于在晶元表面分散热量。如果晶元尺寸小，整个表面很快就会加热。在给定的MOSFET技术下，大晶元比小晶元能承受更多的雪崩能量。

如果高速热运动由某大雪崩电流所致，热量从热源散开的速度可能不够快，局部温升会更迅速。当温度达到本征温度，器件将会失效(见图5)。器件采用单元的尺寸越小，发生UIS电涌时的导电面积也越小。这些单元区域比采用较大单元结构的器件热得更快。

图5 单个UIS脉冲导致器件失效的特征

由重复UIS脉冲导致的器件失效稍有不同。对重复的UIS事件来说，温度上限是器件的TJmax。UIS脉冲串通常比单个UIS脉冲的能量小很多。UIS脉冲串导致的损耗是累加的，因为当中每个脉冲本身不能使器件达到本征温度。如果结温超过额定的TJmax还继续工作，就会导致栅极失控，因为栅极门限电压为负温度系数(随温度的升高而下降)。

栅极失控意味着单元至少在局部地区被导通，且在该温度下无法关断。如果某一单元无法关断，器件的漏电流将增大。短路单元附近的单元将迅速升温，使得截止态漏电流进一步增大。这种情形会随脉冲以级联效应方式持续下去，直到器件失效。由于损伤的程度较大，有时很难区分器件失效是由单个UIS脉冲引起还是一串UIS脉冲引起。有些情况下，会发展成图6所示的结果。

图6 过量的重复UIS脉冲引发器件失效的特征

自钳位电感性开关（SCIS）

采用自钳位措施可提高器件的UIS能力，但SCIS实际上是线性模式操作的极端情况。漏极源极钳位可设计在电路中或晶元结构内(见图7)。

图7 具有漏极源钳位电路的MOSFET

当开关管的漏极源极电压大到足以在漏极源极钳位形成电流传导条件时，MOSFET将偏置进入线性模式。此时的有效散热面积比出现UIS事件时大得多。最终的SCIS功率损耗密度比能量相同的UIS事件低。当器件工作在SCIS模式时比它在UIS模式时吸收的能量更多。
线性模式调压应用

将中高跨导MOSFET技术对器件性能的提升效应推广到线性调压应用中是不可能的。组装、晶元尺寸、晶元设计、跨导温度系数、门限电压温度系数，以及安全工作面积(SOA)都会影响器件的性能。较高功率应用场合需要较大封装(如TO220、TO263)，晶元的应用易受表面温度梯度发展的影响，晶元的热点中心最热。

图8 器件2在功率脉冲下偏置100ms后的热阻

跨导对运行在饱和区的MOSFET晶元温度梯度有很大影响。门限电压的温度依赖关系也影响温度梯度。方程(4) 为饱和区转换曲线的解析表达式。

(4)

这里

(5)

(6)

λ.VDS：沟道调制深度
W：沟道宽度
L：沟道长度
μ：电子迁移率
tox：栅极氧化层厚度
Cox：栅极氧化层电容以及跨导

(7)

漏极电流的温度系数以方程(8)表达：

(8)

根据方程(8)，具有较大负温度系数、门限电压对温度较敏感及跨导较高的器件在偏置状态下工作时的热稳定性并不好。MOSFET跨导的负温度系数会产生阻尼效应，妨碍器件散热，除非有足够的冷却措施才能使用。

高跨导MOSFET针对高频应用而优化。晶元设计优化来降低Rsp的后果是：器件的跨导比中跨导器件大，这使其对栅极源极的电压扰动更敏感，且更难以在线性模式下实现控制。在晶元尺寸相同的情况下，高跨导MOSFET的SOA比中跨导MOSFET的小。
结论

MOSFET技术的进步已经大大改善了器件的单位面积导通电阻(Rsp)和品质因子(FOM)。在高频开关工作环境下，晶元尺寸较小的高跨导器件比过去那些具有较大晶元尺寸的中跨导器件的性能更好。但在可能出现非典型工作条件的场合，必须小心不要让高跨导器件承受过载。
器件失效的根本原因是超过了安全工作温度。对单个UIS脉冲事件，该温度即本征温度。对重复的UIS脉冲事件和线性模式操作，该温度为TJmax，以确保栅极的控制。尽管不断更新换代的MOSFET正向着无损耗功率开关发展，但应记住这里讨论的器件是在非开关工作条件下运行。