AD 17 自动布线时，如何设定禁止被设置 Via 的区域？

大家好，我使用的 PCB 设计软体是 altium designer 17。
我遇到的问题是，有些核心板底层绝缘不良，于是希望我的PCB在特定区域禁止自动布线时放置 via，因为 via 有盖油但绝缘不理想。

我的PCB是双面版，钻孔对是顶面--底面
尝试过用禁止布线区，但我希望可以布线，只是不放 via
也试过在 M2 层放一些 Fill 代表禁止放置 via 的区域，用设计规则挡掉，但不起作用，猜测是因为没有跟 via 在同一层，所以间距设置无效
用不含文字的 Text ，设定好大小，放在顶层也无效

试过上面的方法，但是在该区域还是会被放上 via
想询问有没有其他的方法，谢谢

没用AD17这么新的版本，但是如果用cadence的话我记得可以禁止置禁止布via的功能。我想AD17规则上应该也可以设置，你看下AD规则里面的特殊命令。

如何设定禁止被设置 Via 的区域？
禁止放置过孔使用自动布线，让软件自动布线成功，，，
因没有自动布线过，可以试试：
在设计规则里rules-routing-layers 把顶层或者底层关掉不需要的那层，，，，

因为线路有点复杂，不太能完全手动布线

那个表示禁止放上 via 的区域A不知道该放在哪层好？我猜测可能是因为 via 或是布线都不是在我目前放區域A的层上，所以规则都不起作用。但是如果區域A放在Top/Bottom布线层上，就会导致连放上一般的线也不行了(會變成一塊銅？)，但我只是想要避免那塊被放了 via，仍然希望区域A可以被布线

已解決，多開一層 signal layer 禁止區域都手動放上區域 (非系統自帶的舖銅)，都設成 no Net，然後自動布線，因為穿孔對沒有增加，所以若自動佈線時放上了 via，便不可能符合規則，即可自動避開。最後再刪掉該層或不輸出即可。

除了修改 via 設計以外，有人有更好的辦法嗎？