cadence一些原理图问题求助

1.我想在原理图中放置一些大过孔，连接在关键网络上方便后面做测试，如下图，不知道capture中怎么操作？

2.在作原理图符号时，有的器件有NC引脚，这种需要画出来吗，不画出来到时候和封装相联系会不会报错？

3.这种是capture的连接符吗，是全局有效的吧，确认一下。

1.你需要的是过孔还是测试点，想清楚
2.原理图脚数必须和封装对应起来，所以就算是nc，也需要画出来
3.那个是页面连接，整个设计有效的

1、自己定义一个不安装的“器件”，如这个器件是直插式的，那么又兼作过孔了。
　如这个“器件”调试时或许真预备要焊个测试针什么的，PCB设计时要考虑用热风焊盘，而通常过孔是不焊接的。
2、记得电路图上好像NC不画也行，不报错，但即使如此也强烈建议画上，设计留隐性的东西不是好习惯，或许以后有人要为此绞脑汁，不值。
3、如上所述。

谢谢你的回答：
1.实际上我是要加入这样的测试点，我现在采取的办法是加入一个元件TP？，把它的封装做成一个焊盘就行：

2.多画NC引脚也行，一是在原理图上不够美观，还要给它们打上叉，如果能在元器件符号上隐去当然是最方便的。