altium designer铺铜遇到的奇怪问题

左边两个焊盘之间会有多余的一小块铜
中间非常细
去不掉
而右边就没有

这个封装是很早以前画的，焊接是有些不方便
刚才把它改成TI官方的封装了

截图是第三项选择与否的差异，不过题主这个应该跟设置关系比较小，毕竟两边一边有一边没有？
可以试试第三项选择或则加大参数。
要么PCB封装有问题，自己画得？要么软件自己计算的时候四舍五入差了？
其他的原因不知道了就。。。

修改一下ploygon的规则就不会出现了。比如添加一个Clearance，设置规则是InPolygon，最小间距加大一点。

是楼上的办法 更改 Remove Necks When Copper Width Less Than 这一项的数值
ULN2003 应该是楼主自己画的封装吧，有差异正常

赞同。

间距用20mil，去死铜，不行就加禁止覆铜区吧

我看了一下设置
在铺铜的时候已经勾选了第三项

第三项如果不选左右都会有

选择第三项再把数值调到20mil的效果是多出的那部分变小了
细的地方还是非常细

设置过的
我设置布线的间距是6mil
铺铜的间距是20mil

铺铜的间隔不能再大了
会影响其它地方

实在不行就在覆铜时，临时加keepout线，阻止一下。覆铜后在删除。

治病治本，擒贼擒王
而且这样以后都省事

封闭改回来，两边的2.54插针是同一个封装，使用顶对齐

问题还没有解决

不影响使用就想弄个究竟

找AD客服，如果可以，Bug report

正面铺铜和背面铺铜时的规则不一样？

除了楼上建议的方法可以试试
还有就是走铺铜线的时候，绕过这个地方，也是一种方法

虾哥您试下设置覆铜间距呢。或者在规则中设置下，我记得好像可以的。然后实在不行，将这些cut掉。

切掉